CD4023

Descripción

“Tipo: Flip-flop tipo D dual con entrada asincrónica de reset.
Número de canales: 2 flip-flops tipo D.
Entradas:
D (Data, entrada de datos): Entrada de datos para el flip-flop.
CLK (Clock, entrada de reloj): Entrada de reloj, activa en flanco de subida.
CLR (Clear, entrada de reset asincrónico, activo en bajo): Restablece el flip-flop a 0.
PRE (Preset, entrada de pre-carga asincrónica, activo en bajo): Establece el flip-flop a 1.
Salidas:
Q (Salida de datos): Salida de los datos almacenados en el flip-flop.
Q̅ (Salida complementaria): Salida complementaria de los datos almacenados.
Modo de operación:
El flip-flop almacena el valor de la entrada D en el flanco de subida del reloj CLK.
Los valores de Q y Q̅ representan los datos almacenados.
El CLR permite un reset asincrónico, restableciendo los flip-flops a 0, y el PRE establece los flip-flops a 1.
Tensión de alimentación (Vcc): 3 V a 15 V (típico 5V o 9V).
Consumo de corriente (Icc): 1 mA (típico, bajo consumo de energía).
Tensión de entrada (Vin):
Alto (mín.): 3.5 V
Bajo (máx.): 1.5 V
Tensión de salida (Vout):
Alto (mín.): 3.5 V
Bajo (máx.): 0.5 V
Corriente de salida (Iol): 1 mA (cuando la salida es baja).
Tiempo de propagación (tpd): 50 ns (típico).
Encapsulado: DIP-14, SOIC-14 (THT y SMD disponibles).
Montaje: A través de orificios (THT) o en superficie (SMD).
Aplicaciones comunes:
Sincronización de señales en sistemas de procesamiento y control.
Almacenamiento de datos en sistemas digitales.
Implementación de memoria temporal en microcontroladores.
Uso en secuenciadores y controladores lógicos.”

ENLACES EXTERNOS

8.2 CD4023 – Datasheet