74LS194

Descripción

“Tipo: Registro de desplazamiento de 4 bits con entrada paralela y desplazamiento lógico.
Número de entradas:
D0 – D3 (Entradas paralelas de 4 bits).
S (Selección de dirección de desplazamiento, controla si el desplazamiento es hacia la derecha o hacia la izquierda).
CP (Clock, entrada de reloj, activa en flanco de subida).
CLR (Clear, entrada de borrado asincrónico, activo en bajo).
Número de salidas:
Q0 – Q3 (4 salidas paralelas de 4 bits).
Q̅0 – Q̅3 (Salidas complementarias).
Q (Salida serial, salida de los datos desplazados).
Modo de operación:
El registro permite tanto la carga paralela de datos en las entradas como el desplazamiento lógico de los datos en cada ciclo de reloj.
El S controla la dirección de desplazamiento: hacia la derecha o hacia la izquierda.
El CLR permite un reset completo de todos los bits a bajo.
Tensión de alimentación (Vcc): 4.75 V a 5.25 V (típico 5V).
Consumo de corriente (Icc): 16 mA (típico).
Tensión de entrada (Vin):
Alto (mín.): 2 V
Bajo (máx.): 0.8 V
Tensión de salida (Vout):
Alto (mín.): 2.7 V
Bajo (máx.): 0.5 V
Corriente de salida (Iol): 8 mA (cuando la salida es baja).
Tiempo de propagación (tpd): 20 ns (típico).
Encapsulado: DIP-16 (THT).
Montaje: A través de orificios (THT).
Aplicaciones comunes:
Conversión de datos paralelo a serial y serial a paralelo.
Registros de desplazamiento en sistemas de control y almacenamiento de datos.
Transferencia de datos en aplicaciones de comunicación.
Circuitos de temporización y control lógico.”

ENLACES EXTERNOS

8.2 74LS194 – Datasheet